# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-037443

(43) Date of publication of application: 07.02.1990

(51)Int.Cl.

G06F 12/02

(21)Application number: 63-187284

(71)Applicant : NEC CORP


(22)Date of filing:

27.07.1988

(72)Inventor: NISHIYAMA TAICHI

# (54) MAIN STORAGE MANAGEMENT SYSTEM FOR ELECTRONIC COMPUTER SYSTEM (57)Abstract:

PURPOSE: To reduce the overhead for process replacement or the like and to improve the performance of a system by using physical pages, which are not mapped on logical pages, to preserve processes. CONSTITUTION: A logical address converting means 14 converts a logical address to a physical address at the time of accessing a main storage from software. Information managed by a dynamic main storage management means 11 and the logical address converting means 14 is so changed that this information indicates that logical pages assigned to a process are not mapped on logical pages and the process is preserved in these assigned physical pages, thereby releasing the logical address space of the process. Information managed by the dynamic main storage management means 11 and the logical address converting means 14 is so changed that this information indicates that logical pages where the process is preserved are mapped on logical pages, thereby



assigning the logical address space to the process. Thus, the performance of the system is improved.

1D 特許出願公開

# ® 公開特許公報(A) 平2-37443

®Int. Cl. 5

識別記号

庁内整理番号

❷公開 平成2年(1990)2月7日

G 06 F 12/02

A 8841-5B

審査請求 未請求 請求項の数 1 (全6頁)

60発明の名称

電子計算機システムにおける主記憶管理方式

②特 顧 昭63-187284

②出 願 昭63(1988) 7月27日

⑫ 明 者 西 山 太 一 ⑪ 服 人 日本電気株式会社

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

四代 理 人 弁理士 境 廣 巳

#### 明福 🝍

# 1.発明の名称

電子計算機システムにおける主記憶管理方式 2.特許請求の範囲

複数のプロセスを並行して実行する電子計算機 システムにおける主記憶管理方式において、

固定長の論理ページに分割された論理アドレス 空間の使用状況および前記論理アドレス空間より 大きなサイズを持ち且つ前記論理ページと同一サ イズの物理ページに分割された物理アドレス空間 の使用状況を管理する動的主記憶管理手段と、

前記論理ページの前記物理ページへのマッピング状況を管理し、論理アドレスを物理アドレスに変換する論理アドレス変換手段とを備え、

プロセスに対する論理アドレス空間の解放時、 譲プロセスに割り当てられていた物理ページが論 理ページにマッピングされず且つ該プロセスがそ の割り当てられていた物理ページに保存されたこ とを示すように前記動的主記憶管理手段と前記論 理アドレス変換手段とで管理される情報の変更を 行い、プロセスに対する論理アドレス空間の割り 当て時、核プロセスを保存している物理ページが 論理ページにマッピングされたことを示すように 前記動的主記憶管理手段と前記論理アドレス変換 手段とで管理される情報の変更を行うことを特徴 とする電子計算機システムにおける主記憶管理方 ポ

# 3.発明の詳細な説明

## 〔産業上の利用分野〕

本発明は電子計算機システムにおける主記憶管 理方式に関する。

#### (従来の技術)

一般に電子計算機システムにおいては、連続したアドレス空間であってマシーンで使用できる論理アドレス空間の最大サイズはその電子計算機システムのアーキテクチャによって決定される。そして、実配性方式を採用した従来の電子計算機システムでは、論理アドレス空間のサイズに等しいか或いはそれ以下のサイズを持つ物理アドレス空間(主記憶のアドレス空間)を使用し、論理アド

レス空間と物理アドレス空間との対応付けを行う ことにより論理アドレス空間に割り付けてあれた実 ロセスを物理アドレス空間上にも割り付けて実行 するようにしている。また、論理アドレス空間と 空きの領域を作る為にプロセスから論理アドレス空間に 空間の割り当てを解放する場合、定式であるでは、主記憶の物理アドレス空間とにな 場合、従来は、主記憶の物理アドレス空間とは ながって、 ながって、 は外部記憶装置に格納されたプロセスを主記憶の 物理アドレス空間へロードしている。

#### [発明が解決しようとする課題]

しかしながら、外部記憶装置は主記憶に比べて 桁違いにアクセス時間が遅いので、頻繁に外部記 億装置と主記憶との間でプロセスの出し入れを行 うと、電子計算機システムの性能を著しく低下さ せることになる。

本発明は、このような事情に鑑みて為されたものであり、その目的は、ソフトウェアからアクセス可能な論選アドレス空間のサイズ以上の主記憶

主記憶管理手段と前記論理アドレス変換手段とで 管理される情報の変更を行い、プロセスに対する 論理アドレス空間の割り当て時、そのプロセスを 保存している物理ページが論理ページにマッピン グされたことを示すように前記動的主記憶管理手 段と前記論理アドレス変換手段とで管理される情 報の変更を行うように構成される。

#### (作用)

(物理アドレス空間)を実装し、且つ、その全ての領域を有効に使用することができる電子計算機 システムにおける主記憶管理方式を提供すること にある。

# 〔課題を解決するための手段〕

ッピングされず且つそのプロセスがその割り当てられていた物理ページに保存されたことを示すように動的主記憶管理手段と論理アドレス変換手段とで管理される情報を変更することにより行われ、プロセスに対する論理アドレス空間の割り当ては、そのプロセスを保存している物理ページが論理ページにマッピングされたことを示すように動的主記憶管理手段と論理アドレス変換手段とで管理される情報を変更することにより行われる。

#### (実施例)

次に、本発明の実施例について図面を参照して 詳細に説明する。

第1図は本発明を適用した電子計算機システムの要部プロック図であり、1は演算処理装置、2は主記憶装置である。演算処理装置1には、動的主記憶管理手段11、プロセス制御手段12および主記憶アクセス手段13が含まれ、主記憶アクセス手段13は論理アドレス変換手段14を有している。

演算処理装置1上で動作するソフトウェアから

アクセス可能な連続したアドレス空間である論理 アドレス空間は、固定長の論理ページに分割され ている。今、一つの論理ページのサイズがXであ り分割数が「8」とすると、論理アドレス空間は 8 X のサイズを持ち、例えば第2 図に示すように 各々がサイズ X の 8 個の論理ページし#1~し# 8 で構成されることになる。

他方、主記憶装置 2 で構成される物理アドレス空間は、論理アドレス空間より大きなサイズを持ち、論理ページと同じサイズ X の物理ページに分割されている。即ち、物理アドレス空間のサイズを13 X とすると、第2 図に示すように物理アドレス空間は各々がサイズ X の13 個の物理ページア#1~ア#13 で構成されている。

第1図のプロセス制御手段12は上述のような 物理アドレス空間上で複数のプロセスを並行して 動作させる手段である。

また、主記憶アクセス手段13に含まれる論理 アドレス変換手段14は、論理アドレス空間の論 理ページと物理アドレス空間の物理ページとのマ

段13に加えられると、論理アドレス変換手段1 4によるアドレス変換処理によって、物理ページ P#1, P#4. P#3, P#6, P#10, P #11. P#7、P#8の順番で物理アドレス空 間すなわち主記憶装置2がアクセスされることに なる。このときの一つの論理アドレス情報16に 着目して論理アドレス変換手段 1.4 の動作を第3 図を参照して説明すると次のようになる。即ち、 プロセス制御手段12から通知される論理アドレ ス情報16は論理ページ番号とページ内相対アド レスとで構成され、論理アドレス変換手段14は その論理ページ番号に対応してアドレス変換テー ブル141に記憶された物理ページの先頭アドレ スを読み出し、この読み出した先頭アドレスと論 理アドレス情報16中のページ内相対アドレスと を加算することにより物理アドレス情報3を得る ものである。

また、第1図の動的主記憶管理手段 I I は、プロセス制御手段 I 2 からの要求に応じて、プロセスに対する論理アドレス空間の解放。その反対の

ッピング状況を第3図に示すような内部のアドレス変換テーブル141上に保持し、このマッピング状況を参照することにより、論理アドレスを物理アドレスに変換する手段である。今、第2図に例示するように論理アドレス空間の各論理ページが物理アドレス空間の物理ページと以下のようにマッピングされている状況を想定する。

L # 1  $\rightarrow$  P # 1 L # 2  $\rightarrow$  P # 4
L # 3  $\rightarrow$  P # 3 L # 4  $\rightarrow$  P # 6
L # 5  $\rightarrow$  P # 1 0 L # 6  $\rightarrow$  P # 1 1
L # 7  $\rightarrow$  P # 7 L # 8  $\rightarrow$  P # 8

このとき論理アドレス変換手段 1 4 が持つアドレス変換テーブル 1 4 1 には、第 3 図に示すように各論理ページし # 1 ~ し # 8 がマッピングされた物理ページの先頭アドレス 0、3 X、2 X、5 X、9 X、1 0 X、6 X、7 Xが記憶されている。このような状態でソフトウェアが論理ページし # 1 から順次に論理ページし # 8 までアクセスすることにより、第 1 図のプロセス制御手段 1 2 から逐次に論理アドレス情報 1 6 が主紀憶アクセス手

論理アドレス空間の割り当て等の処理を行う手段 であり、例えば第4図に示すような論理アドレス 空間管理テーブル111を使って各論理ページの 使用状況を管理し、また例えば第5図に示すよう な物理アドレス空間管理テーブル112を使って 各物理ページの使用状況を管理している。なお、 第 4 図において、使用・未使用フラグは論理ペー ジがプロセスで使用されているとき「1」に、未 使用のとき「0」にされる。また、第5図におい て、使用・未使用フラグは物理ページがプロセス で使用(プロセスの実行の為の使用および保存の 為の使用を含む)されているとき「1」に、未使 用のとき「0」にされ、マッピングフラグは物理 ページが論理ページにマッピングされているとき 「1」に、マッピングされていないとき「0」に される。従って、使用・未使用フラグおよびマッ ピングフラグとも「1」の物理ページは、プロセ スが格納されており且つ論理ページにマッピング された物理ページであり、使用・未使用フラグが . 「1」でマッピングフラグが「0」の物理ページ

は、論理ページにマッピングされていないがプロセスを保存している物理ページであり、使用・未使用フラグおよびマッピングフラグとも「0」の物理ページはプロセスを保存せず且つ論理ページである。

次に本発明の実施例の動作を、例えば第4図の 論理アドレス空間管理テーブル111に示すよう に論理ページし#6。し#7に存在するプロセス Aを論理アドレス空間から解放し、その後この解 放したプロセスAに再び論理アドレス空間を割り 当てる場合を例にして以下説明する。

第1図に示す電子計算機システムの動作中に、 プロセスAが何らかの事象待ちとなり、論理フド レス空間上に存在する必要がなくなったことがプロセス制御手段12で検出されると、制御信号1 7によってプロセスAの論理アドレス空間からの 排除可能の遺知が動的主記憧管理手段11に出される

制御信号17によってプロセスAを論理アドレス空間上から排除可能の通知を受けた動的主記憶

管理手段11は、次の処理を実行することにより、 プロセスAを論理アドレス空間から排除し、元の 物理ページ上に保存する。

①第4図の論理アドレス空間管理テーブル I 1 1 からプロセス A に対応する論理ページ L # 6 , L # 7 を認識し、そのページ数「2」を得る。

②第5回の物理アドレス空間管理テーブル112 をサーチし、物理アドレス空間上で論理アドレス 空間に割り当てられていない物理ページであって 且つ他のプロセスが保存されていない物理ページ をプロセスAのページ数分見つける。これにより 例えば第5回に示す物理ページP # 2 , P # 5 が 見つけられる。

③第4図の論理アドレス空間管理テーブル111 の論理ページし#6、し#7に対応する使用・未 使用フラグを「0」にすると共に、論理ページし #6、し#7を物理ページP#2、P#5にマッ ピングするようにページ切り替え信号15によっ て論理アドレス変換手段14に週知する。これに 応じて論理アドレス変換手段14は、第3図のア

ドレス変換チーブル141における論理ページし # 6 対応の物理ページ先頭アドレスを10 X から X に変更し、論理ページし# 7 対応の物理ページ 先頭アドレスを 6 X から 4 X に変更する。これに よって、もはやプロセスA はソフトウェアから見 えなくなり、論理アドレス空間から削除されたこ とになる。

④第5図の物理アドレス空間管理テーブル112の物理ページP#11、P#7に対応するマッピングフラグを「0」にすることにより、プロセスAが物理ページP#11、P#7に保存されたことを記録する。

⑤プロセスAを論理アドレス空間から排除し終えたことを制御信号17によってプロセス制御手取12に通知する。

次に、プロセスAの事象待ちが解け、プロセス Aを論理アドレス空間上にロードする必要が生じ た場合、プロセス制御手段12は制御信号17に よって動的主配憶管理手段11に対しプロセスA を論理アドレス空間に展開するように要求する。 制御信号17によってプロセスAを論理アドレス空間上に展開する要求を受けた動的主記憶管理 手段11は、次の処理を行うことにより、その展 開を実行する。

③第5回の物理アドレス空間管理テーブル112 をサーチし、プロセスAが保存されている物理ページP#11、P#7を認識する。

⑦第4図の論理アドレス空間管理テーブル111 をサーチし、論理アドレス空間上の未使用の連続 する2ページ分の論理ページを見つける。このと き、たとえば論理ページL#4。L#5が未使用 の論理ページであったとすると、それが見つけら

③未使用の論理ページし井4. し井5が見つかると、この論理ページし井4. し井5にプロセスAが保存されている物理ページP井11. P井7を割り当てるようにページ切り替え信号15によって論理アドレス変換手段14に通知する。これに応じて論理アドレス変換手段14は、第3図のアドレス変換テーブル141における論理ページし

# 4 対応の物理ページ先頭アドレスに10 Xを設定し、論理ページL#5 対応の物理ページ先頭アドレスに6 Xを設定する。これによって、プロセスAはソフトウェアからアクセス可能となる。

②第4図の論理アドレス空間管理テーブル111. の論理ページし#4. し#5の使用・未使用フラグを「1」にし、プロセス名に「A」を設定する と共に、第5図の物理アドレス空間管理テーブル 112の物理ページP#11. P#7のマッピン グフラグを「1」にする。

⑩プロセスAを論理アドレス空間に展開し終えたことを制御信号17によってプロセス制御手段12に通知する。これによってプロセス制御手段12は、プロセスAの実行を再開する。

以上、本発明の実施例について説明したが、本 発明は以上の実施例にのみ限定されずその他各種 の付加変更が可能である。例えば、論理アドレス 空間上から或るプロセスを排除すると同時に別の プロセスをその排除されたプロセスが占めていた 論理ページに展開する処理を同時に実行するよう にしても良い。

# [発明の効果]

以上説明したように、本発明の電子計算機システムにおける主記憶管理方式においては、論理アドレス空間より大きなサイズを持つ物理アドレス空間を扱うことができ、論理ページにマッピングされていない物理ページをプロセスの保存用に使用するようにしたので、外部記憶装置にプロセスを保存していた従来方式に比べ、プロセス人れ替え時等のオーバーヘッドを極めて小さくでき、電子計算機システムの性能を高めることが可能となる。

# 4. 図面の簡単な説明

第1図は本発明の主記憶管理方式を適用した電子計算機システムの要部プロック図、

第2図は論理アドレス空間と物理アドレス空間 との構成例およびそのマッピング例を示す図、

第3回は論理アドレス変換手段14の説明図、 第4回は動的主記憶管理手段11か有する論理 アドレス空間管理テーブル111の一例を示す図


# および、

第5図は動的主記憶管理手段11が有する物理 アドレス空間管理テーブル112の一例を示す図 である。

図において、


- 1…演算机理装置
- 2 … 主記憶装置
- 3…物理アドレス情報
- 11…動的主記憶管理手段
- 12…プロセス制御手段
- 13…主記憶アクセス手段
- 14…論理アドレス変換手段
- 15…ページ切り替え信号
- 16…物理アドレス情報
- 17…制御倡号
- レ#1~レ#8…論理ページ
- P#1~P#13…物理ページ

特許出願人 日本電気株式会社 代理人 弁理士 境 廣 巳



本発明を適用した電子計算機システムの要部プロック図 第 1 図

# 特開平2-37443(6)



論理プドレス空間と物理アドレス空間の構成例 及びそのマッピング例を示す図

第 2 図

16	レス情報		
1	41 7 F	レス変換	テーブル
	L#1	0	
	L#2	3 X	
	L#3	2 X	
L	L#4	5 X	3 物理アドレス情報
	L#5	9 X	<del></del>
	L#6	10X	
	L#7	6 X	
	L#8	7 X	

論理アドレス変換手段の説明図 第 3 図

論理ページ 番号	使用・ 未使用 フラグ	プロセス名	
L#1	1	В	111ر
L#2	1	В	1111
L#3	1	В	
L#4	1	С	
L#5	1	C	
L#6	1	Α	
L#7	1	Α	
L#8	1	D	

論理アドレス空間管理テーブルの 構成例を示す図

第 4 図

物理ページ 番号	使用 未使用 フラグ	マッグ フラグ フラグ	プロセス名	
P# 1	1	1	В	
P# 2	0	0	-	1 1 0
P#3	1	1	В	112
P#4	1	1	8	
P# 5	0	0	_	
P#6	1	1	С	
P#7	1	1	A	
P#8	1	1	D	
P#9	0	0	_	
P#10	1	1	С	
P#11	1	1	Α	
P #12	1	0	E	
P#13	1	0	E	

物理アドレス空間管理テーブルの構成例を示す図

第 5 図